你的位置:首頁 > 電路保護 > 正文

                      電源噪聲對高速DAC相位噪聲影響有多大?如何消除它?

                      發布時間:2022-09-16 來源:DigiKey,Alan Yang 責任編輯:wenwei

                      【導讀】在所有器件特性中,噪聲可能是一個特別具有挑戰性、難以掌握的設計課題。本文主要介紹電源噪聲對于高速DAC相位噪聲的影響。


                      DAC相位噪聲來源


                      對于高速DAC來說,相位噪聲主要來自以下幾個方面:時鐘噪聲、電源噪聲,以及內部噪聲與接口噪聲。


                      11.jpg

                      圖1:DAC相位噪聲來源 (圖片來源:ADI)


                      其中最重要的兩個來源是時鐘噪聲與電源噪聲。本文將主要介紹電源噪聲對于DAC相位噪聲的影響。


                      深入了解ADI的DAC芯片產品


                      DAC電源相位噪聲傳播路徑


                      芯片上的所有電路都必須通過某種方式供電,這就給噪聲傳播到輸出提供了很多機會。不同電路電源噪聲的傳播路徑也不一樣,下面著重指出了幾種常見的DAC電源噪聲傳播路徑。


                      如下圖,DAC輸出端通常由電流源和MOS管組成,MOS管引導電流通過正引腳或負引腳供電。電流源從外部電源獲得功率,任何噪聲都會反映為電流波動。


                      12.png

                      圖2:DAC電源噪聲來源(圖片來源:ADI)


                      MOS管


                      電流源的噪聲可以經過MOS管到達輸出端,但這僅解釋了噪聲的耦合現象。


                      13.jpg

                      圖 3 : DAC電源噪聲傳播路徑——MOS管(圖片來源于ADI)


                      要“貢獻”相位噪聲,此噪聲還需要通過MOS管混頻到載波頻率。這里的MOS管,相當于一個平衡混頻器。


                      上拉電感


                      上拉電感是另一條噪聲路徑,噪聲從供電軌流至輸出端。


                      14.jpg

                      圖4:DAC電源噪聲傳播路徑——上拉電感(圖片來源:ADI)


                      這里任何供電軌和負載的變化,都會引起電流變化,從而又一次把噪聲混頻到載波頻率。


                      更多噪聲傳導路徑


                      一般來說,如果開關切換能夠把噪聲混頻到載波頻率, 這些開關電路都是電源相位噪聲的貢獻者。


                      分析相位噪聲


                      對于上面提到的混頻現象,要快速模擬所有這些行為并且去改善是相當困難的。相反,通過測量電源抑制比的做法,快速了解哪些電源對噪聲敏感,然后針對性地選擇一些高精度低噪聲的電源,才能事半功倍。


                      其他模擬模塊也會有類似的電源抑制比的分析,比如穩壓器、運算放大器和其他IC,一般都會規定電源抑制比。


                      電源抑制性能衡量負載對電源變化的靈敏度,可用于這里的相位噪聲分析。然而,這里使用的不是抑制比,而是調制比:電源調制比(PSMR)。當然,傳統的電源抑制比(PSMR) 依舊有參考意義。


                      我們專門調制一個噪聲去測試。下一步是獲得具體數據。


                      測量PSMR


                      分析相位噪聲的很重要的一個方法便是測量PSMR。


                      典型測量PSMR測試原理圖:


                      1661779560591870.png

                      圖5:PSMR測量(圖片來源:ADI)


                      PSMR測量可以分成三步:調制供電軌,獲取數據,分析數據。


                      調制供電軌


                      電源調制通過一個插在供電電源與負載之間的耦合電路獲得,疊加上一個由信號發生器產生的正弦波信號。


                      獲取數據


                      耦合電路的輸出通過一個示波器監控,以監控實際電源調制。最終得到的DAC輸出,由頻譜分析儀檢測得出。


                      分析數據


                      PSMR等于從示波器顯示的電源交流分量與載波周圍的調制邊帶電壓之比。


                      以下是PSMR測量的幾個要點:


                      ●   耦合電路:耦合電路存在多種不同的耦合機制,耦合電路可以選擇LC電路,電源運算放大器、變壓器或專用調制電源。這里使用的方法是1:100匝數比的電流檢測變壓器和函數發生器。建議使用高匝數比以降低信號發生器的源阻抗。


                      ●   電源調制:1.2V直流電源上疊加一個500kHz峰峰值電壓38 mV信號調制所得。


                      16.jpg

                      圖6:時鐘電源調制 (圖片來源:ADI)


                      ●   DAC: 采用的是ADI的AD9164 。DAC時鐘速度為5GSPS。所得輸出在一個滿量程1GHz、–35dBm載波上引起邊帶。


                      17.jpg

                      圖7:調制邊帶(圖片來源:ADI)


                      將功率轉換為電壓,然后利用調制電源電壓求比值,所得PSMR為–11 dB。AD9164有八個電源,我們選擇重點,關鍵掃描以下四個電源:1.2V時鐘電源,負1.2 V和2.5V模擬電源,1.2 V模擬電源。結果圖下圖所示:


                      18.jpg

                      圖8:掃描頻率測得的電源PSMR(圖片來源:ADI)


                      時鐘電源是最為敏感的供電軌,然后是負1.2V和2.5V模擬電源,1.2V模擬電源則不是很敏感。加以適當考慮的話,1.2V模擬電源可由開關穩壓器供電,但時鐘電源完全相反:它需要由超低噪聲LDO供電,以獲得優質性能。


                      選擇超低噪聲的電源


                      LDO的選擇


                      LDO是久經考驗的穩壓器,尤其適合用來實現優質噪聲性能。對于敏感的電源軌道,也不是所有的LDO都可以勝任,依舊需要根據整體系統要求去選擇與測試。


                      測試的方法是:利用此LDO的頻譜噪聲密度曲線和DAC PSMR測量結果去比對。


                      舉例,某一電路,在初始的版本的時候,使用LDO ADP1740,對比LDO的頻譜噪聲密度曲線和DAC PSMR測量結果,如下圖所示:


                      19.jpg

                      圖9:AD9162評估板相位噪聲(圖片來源:ADI)


                      這證實了時鐘電源(上圖紅色的點)對噪聲的影響。改版后,更換使用ADP1761,某些特定頻率處噪聲降低多達10dB。


                      在Digi-Key網站,可以根據參數來篩選合適的Digi-Key LDO,其中包括直接通過PSRR (電源抑制比) 來篩選的功能。


                      1661779503834668.png

                      圖10:通過PSRR (電源抑制比) 篩選LDO


                      其他方案


                      但也不意味著除了LDO, 別的電源不可以用,根據整體系統要求,通過適當的LC濾波,開關穩壓器也可提供電源,從而簡化電源解決方案。但由于采用LC濾波器,所以應注意串聯諧振,否則噪聲可能變得更糟。對于諧振可通過對電路降低Q值——如給電路增加損耗性元件——加以控制。


                      下圖顯示了來自另一個設計的例子,其采用AD9162 DAC。時鐘電源也是由ADP1740 LDO提供,但其后接一個LC濾波器。


                      21.jpg

                      圖11:LC濾波器和去Q網絡 (圖片來源:ADI)


                      原理圖中顯示了所考慮的濾波器,RL模型表示電感,RC模型表示主濾波電容 (C1+R1)。


                      紅圈里是原始的LC濾波電路,藍圈是為了減小Q值額外增加的損耗性元件。


                      22.jpg

                      圖12:LC濾波器響應(圖片來源:ADI)


                      濾波器響應如下圖所示,紅線是原始的LC電路響應曲線,藍線是改進后的響應曲線。我們看到Q值減小了。


                      23.jpg

                      圖13:相位噪聲響應(圖片來源:ADI)


                      我們再來看看,對于相位噪聲響應,藍線是原始的LC電路響應曲線,橙線是改進后的響應曲線。相位噪聲得到改進。


                      本文小結


                      噪聲不僅會因為電源選擇的不同而大不相同,而且可能受到輸出電容、輸出電壓和負載影響。應當仔細考慮這些因素,尤其是對于敏感的供電軌。



                      免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請聯系小編進行處理。


                      推薦閱讀:


                      整流電容濾波負載原理——看似簡單的整流電路詳解(四)

                      讓數字預失真的故障排除和微調不再難 必備攻略請查收

                      GaN HEMT 大信號模型

                      通過KNX使家庭和樓宇自動化的控制面板設計更簡單

                      TO-247封裝碳化硅MOSFET中引入輔助源極管腳的必要性

                      特別推薦
                      技術文章更多>>
                      技術白皮書下載更多>>
                      熱門搜索

                      關閉

                      關閉

                      欧美三级不卡在线播放